山梨大学
大学院 総合研究部 工学域
電気電子情報工学系(電気電子工学)

顔写真
准教授

佐藤 隆英

サトウ タカヒデ
Satoh Takahide

経歴

  1. 東京工業大学 理工学研究科 電子物理工学専攻 助手 着任 2002/05/01
  2. 東京工業大学工学部附属高等学校 専攻科 非常勤講師 兼任 2003/04/01
  3. 東京工業大学 理工学研究科 電子物理工学専攻 助教 昇任 2007/04/01
  4. 山梨大学大学院医学工学総合研究部 准教授 着任 2009/01/16

学歴

  1. 東京工業大学 2000/03/26
  2. 東京工業大学 2002/04/30

学位

  1. 博士(工学) 東京工業大学 2005/09/30

研究分野

  1. 電子デバイス・電子機器 電子回路, アナログ集積回路, LSI設計, 電源回路

研究キーワード

  1. アナログ集積回路
  2. 生体信号処理回路
  3. 電源回路
  4. DC-DCコンバータ
  5. 環境発電
  6. 雑音低減技術
  7. 低消費電力・低電圧回路
  8. パワーエレクトロニクス
  9. 照明用回路
  10. 無電極ランプ

研究テーマ

  1. 生体信号用増幅回路の設計
  2. 電源回路の研究
  3. 集積回路における雑音低減手法
  4. 長距離伝送可能な無電極ランプ用点灯回路の設計
  5. Nパスフィルタの設計
  6. 低電圧・低消費電力集積回路の開発
  7. 高速集積回路の開発

著書

  1. EE Text アナログ電子回路 佐藤隆英,高井伸和,高木重孝,渡部英二 - オーム社 2011/10/01
  2. 電子情報通信学会知識ベース1群7編電子回路 佐藤隆英,高木茂孝,藤本竜一,和田和千,その他7名 - 電子情報通信学会 2009/05/01

論文

  1. 研究論文(学術雑誌) 共著 集積化マルチフェーズコンバータのチップ面積最小設計 佐藤 隆英, 小高 晃 電気学会論文誌C(電子・情報・システム部門誌) 電気学会 137/ 6, 819-825 2017/06/01 1931-4973 Dynamic voltage scaling (DVS) is one of the most effective power reduction techniques for a digital VLSI circuit. A fully integrated DC-DC converter is indispensable to achieve DVS. There is a trade-off between the output voltage ripple of a fully integrated DC-DC converter and its chip area. This paper proposes a design methodology which minimize the total chip area of a fully integrated multi-phase converter with an acceptable voltage ripple. The proposed design methodology reveals an equation of the optimum inductance and capacitance. Validity of the proposed design methodology is confirmed by Hspice simulations. The simulation results of a design example show that the output voltage ripple of a multi-phase converter with the optimum inductance and capacitance derived by the proposed design methodology is kept within a requirement value.
  2. 研究論文(研究会,シンポジウム資料等) 共著 Lfs積を用いた集積化マルチフェーズコンバータの小面積設計法 佐藤雄英、小高晃、小川覚美 第30回 回路とシステムワークショップ論文集 電子情報通信学会 CDROM, 136-141 2017/05/11 完全集積化マルチフェーズコンバータの設計に際して出力電圧リプル、出力電力、電力効率が仕様として与えられた場合に、それらを満足しつつ、チップ面積を最小とするスイッチング周波数と受動素子の素子値の決定方法を明らかにている。求められる品質の電源回路を最小面積で実現した場合のチップ占有面積と相数の関係の理論式を導き、チップ占有面積が最小となる相数Mの決定方法についても述べている。提案する設計手法を用いた設計例を示し、その設計結果が仕様として与えられた電圧リプルを満たすことをシミュレーションにより確認している。提案手法を用いることで、必要な品質の出力電圧を必要な電力効率で供給可能な電源回路を最小のチップ面積で実現することが可能となる。
  3. 研究論文(学術雑誌) 共著 An Average Input Current Sensing Method of LLC Resonant Converters for Automatic Burst Mode Control Jian Chen,Takahide Sato,Koji Yano,Hironobu Shiroyama,Makoto Owa,Masayuki Yamadaya IEEE TRANSACTIONS ON POWER ELECTRONICS IEEE 32/ 4, 3263-3272 2017/04/01 0885-8993 Burst mode control techniques have been studied for LLC resonant dc-dc converters to improve power conversion efficiencies at light load conditions. However, there are not many studies about how to detect the load conditions at burst mode not even at normal mode, at the primary side of LLC resonant dc-dc converters. In this paper, we propose and implement a lossless load detection technique for normal and burst modes by a novel average input current sensing method at the primary side of LLC resonant converters. Detailed theoretical analysis at normal and burst modes is presented and a load detection circuit is proposed with the consideration of integrated circuits. To verify the analysis, an LLC resonant offline converter with 400 V input and 16 V/10 A output is simulated using PSIM and a prototype board is built. The experimental results show that the proposed load detection technique is valid and practical. As a result, an automatic burst mode control for LLC resonant converters at light load conditions is realized with the proposed average input current sensing method.
  4. 研究論文(国際会議プロシーディングス) 共著 An Average Input Current Scensing Method of LLC Resonant Converters for Precise Overload Protection Jian Chen,Takahide Sato,Koji Yano,Hironobu Shiroyama,Makoto Owa,Masayuki Yamadaya 2017 IEEE Applied Power Electronics Conference and Exposition IEEE 267-272 2017/03/26 正確な過負荷保護を実現するため、平均入力電流検出方式による無損失で正確な負荷検出技術を提案している。過負荷条件に関する統計分析を用いた詳細な理論解析により、その有用性を示している。入力400V, 16V/10A出力のLLC共振オフラインコンバータ時の動作を計算機シミュレーションにより確認した後、実験も行っている。実験結果は、提案手法により正確に過負荷保護が実現されることを示しており、LLC共振オフラインコンバータの熱設計精度が改善されることを示唆している。
  5. 研究論文(国際会議プロシーディングス) 共著 An Improved Differential N-path Filter with Sampling Computation for Increased Stopband Rejection Ability Zi Hao Ong, Takahide Sato Proceedings of the 17th International Symposium on Communications and Information Technologies IEEE 343-348 2017/03/25 An implementation of a differential N-path filter with sampling computation design method is proposed. It offers the ability to eliminate the harmonic passbands of the clock frequency. On top of that, the proposed method enables the scale of the whole filter to be reduced by approximately half for easier realization. By using the proposed method, previous work involving a 8-path filter can be reduced to 5-path, which reduces the scale of the circuit and at the same time has the performance of a 10-path filter if designed with the method proposed by previous work. An example of differential 7-path filter using the same proposed design method is also stated in comparison of the differential 5-path filter. The differential 7-path filter offers the ability to eliminate all the passbands below 10 times the clock frequency with a tradeoff of a slight increase of circuit scale.

研究発表

  1. ポスター発表 フィードフォワード型ノイズキャンセル回路を用いた低雑音アクティブインダクタ 電子情報通信学会2017年総合大会ISS特別企画学生ポスターセッション 2017/03/22 本研究では,出力雑音電力を低減したアクティブインダクタ提案した.また,提案回路をLC-VCOに適用することにより,VCOの位相雑音が低減可能であることを示した.

知的財産権

  1. 信号処理方法及び信号処理装置 2005-175052 2005/06/15 2006-352441
  2. NIC回路及びADC回路 2004-95013 2004/03/29 2005-286516
  3. 電圧-電流変換回路及びそれを使用したOTA 2001-319760 2001/10/17 2003-124755
  4. 特許 スイッチング素子用ゲート駆動回路 特願2013-167941 2014/08/13 特開2015-37226 2015/02/23
  5. 特許 アクティブインダクタ回路、発振器、及び、フィルタ回路 特願2007-135800 2007/05/22 特開2008-294578 2008/12/04

受賞

  1. 平成28年度優秀教員奨励制度 特別表彰 2017/03/21
  2. 電気学会 平成27年 電子・情報・システム部門誌 優秀論文賞 2015/08/27 リープフログシミュレーションによる有極型低域・帯域通過フィルタの能動素子数削減法 (Vol.134, No.1, 2014)
  3. Best Poster Award IEEE Symposium on Low-Power and High-Speed Chips 2014 (COOLChips XVII) 2014/04/14 A Novel Idea of One Bit Resolution ADC for Small Analog Hardware Wireless Receivers
  4. IEEJ 2008 International Analog VLSI Symposium Best Paper Award 2008/07/30 Multi-Path Analog Circuits Robust to Digital Substrate Noise
  5. IEEJ 2005 International Analog VLSI Symposium Best Paper Award 2005/10 Systematic design of MOSFET-C Impedance Simulation Circuits Based on GIC

学外あるいは所属学部等外の組織との共同研究

  1. 2016/12/01-2017/03/31 株式会社キトー 代表 誘導電動機の制御回路及び制御方式に関する学術指導 誘導電動機の制御回路及び制御方式に関する講義を実施
  2. 2016/04/01-2017/03/31 大川三基株式会社 代表 無電極ランプ駆動回路の開発 駆動周波数自動調整型の安定器の開発を実施
  3. 2015/04/01-2016/03/31 大川三基株式会社 代表 無電極ランプ駆動回路の開発 ランプおよびケーブルの特性の測定、駆動回路の開発
  4. 2011/06/01-2013/03/31 オーテックエレクトロニクス 代表 LED検査装置用電源回路の開発 研究全般を担当
  5. 2009/04/01-2010/03/31 東京工業大学 分担 次世代アナログ・ディジタル混載集積回路における電源・基板雑音抑圧技術 集積回路中の基板を介して伝播する雑音を低減する集積回路の開発を担当

担当授業科目

  1. 基礎電気理論
  2. 基礎電気理論演習

所属学協会

  1. 応用科学学会 2009/03/01-2017/03/31
  2. 電気学会 2002/04
  3. 電子情報通信学会 2000/04
  4. IEEE(The Institute of Electrical and Electronics Engineers, Inc.) 1998/04

学外委員

  1. 電気学会 平成29年電子・情報・システム部門大会委員会 委員 2016/09/01-2017/09/30
  2. 電気学会 広報委員会 委員 2016/05/27-2017/06/02
  3. 電気学会 システムLSIに関連する雑音の影響を低減するための技術調査専門委員会 委員会 2016/04/01-2019/03/31
  4. 電気学会東京支部 平成28・29年度学会活動推進員〔東京支部〕 2016/04/01-2018/03/31
  5. 電気学会東京支部 平成28・29年度学会活動推進員 推進員 2016/04/01-2018/03/31